Análisis de modelos del sistema criptográfico AES para hardware lógico programable - Domínguez Saura, Alejandro (Universidad Central "Marta Abreu" de Las Villas, 2015)
El presente trabajo de diploma aborda el tema del estándar criptográfico AES y su implementación en hardware lógico programable. Inicialmente, el informe describe las características del estándar mediante el análisis de las funciones por las que está compuesto.Como parte del marco teórico se revisaron documentos disponibles en Internet con el tema de implementar este algoritmo sobre dispositivos del tipo FPGA. Se seleccionaros tres proyectos de los presentes en el sitio Opencores.org, con el objetivo de recrear cada uno y completar del flujo de diseño con la utilización de la herramienta Xilinx ISE. Fueron escogidos estos tres proyectos porque a pesar de que abordan la misma temática lo hacen desde perspectivas diferentes, lo que constató las posibilidades de este sistema criptográfico a la hora de instanciarlo en hardware. Los datos arrojados por la simulación brindan información de cuán rápido puede llegar a ser este sistema criptográfico cundo se implementa sobre FPGA, aunque los tiempos depende del tipo de FPGA y de la programación de AES. Los datos obtenidos fueron verificados utilizando la herramienta Rijndael-Inspector-v1.1; las tres variantes funcionaron apropiadamente. El trabajo de diploma sienta las bases para futuros trabajos que puedan utilizar AES en kits de desarrollo de Xilinx.
Keywords: Sistema Criptográfico AES; Hardware Lógico Programable; Simulación