• Metodología para la obtención de códigos HDL empotrables en FPGAs 

    Suárez Aday, Javier Oscar (Universidad Central "Marta Abreu" de Las Villas, 2013-06-23)
    La presente investigación propone una metodología para la obtención de códigos HDL1 correspondientes a bloques de Simulink y empotrables en FPGA2. Con este fin se hace un análisis de la arquitectura y estructura interna ...

Theme by 
@mire NV