Metodología para la obtención de códigos HDL empotrables en FPGAs

Vista sencilla de ítem
dc.contributor.advisorMachado Sosa, Alleini
dc.contributor.authorSuárez Aday, Javier Oscar
dc.coverage.spatial1016432en_US
dc.date.accessioned2015-07-10T13:52:22Z
dc.date.available2015-07-10T13:52:22Z
dc.date.issued2013-06-23
dc.description.abstractLa presente investigación propone una metodología para la obtención de códigos HDL1 correspondientes a bloques de Simulink y empotrables en FPGA2. Con este fin se hace un análisis de la arquitectura y estructura interna de estos dispositivos. Además se realiza una caracterización de los principales lenguajes de descripción de hardware, en particular VHDL. Se realiza un análisis del Quartus II, pues es este el software que se utiliza para diseñar circuitos sintetizables en FPGAs de Altera y se expone el flujo de trabajo para el diseño de aplicaciones con este software. Se describen las principales características del kit DEO, por ser esta la tarjeta empleada para el desarrollo de esta investigación. De esta forma se propone una solución para un problema real, consistente en el control de movimiento de plataformas neumáticas de simuladores de conducción. Para validar dicha solución se implementó en el Kit de desarrollo un Lector de Encoder, siendo este uno de los elementos que componen el sistema propuesto. Este sistema puede ser implementado en una FPGA en futuros trabajos.en_US
dc.description.sponsorshipFacultad de Ingeniería Eléctrica. Departamento de Automática y Sistemas Computacionalesen_US
dc.description.statusnon-publisheden_US
dc.identifier.urihttps://dspace.uclv.edu.cu/handle/123456789/1651
dc.language.isoesen_US
dc.publisherUniversidad Central "Marta Abreu" de Las Villasen_US
dc.rightsEste documento es Propiedad Patrimonial de la Universidad Central ¨Marta Abreu¨de Las Villas. El autor o autores conservan los derechos morales que como tal le son reconocidos por la Legislación vigente sobre Derecho de Autor. Los distintos Usuarios podrán copiar, distribuir, comunicar públicamente la obra y hacer obras derivadas; bajo las condiciones siguientes: 1. Reconocer y citar al autor original 2. No utilizar la obra con fines comerciales 3. No realizar modificación alguna a la obra 4. Compartir aquellos productos resultado del uso de la obra bajo la misma licencia de esta Los Usuarios pueden reutilizar los metadatos en cualquier medio sin autorización previa, siempre que los propósitos de su utilización sean sin ánimo de lucro y se provea el Identificador OAI, un enlace al registro de metadatos original, o se haga referencia al repositorio de donde han sido extraídos.en_US
dc.subjectHerramientas de Softwareen_US
dc.subjectObtención de Códigos HDLen_US
dc.subjectBloques Lógicos Configurablesen_US
dc.titleMetodología para la obtención de códigos HDL empotrables en FPGAsen_US
dc.typeThesisen_US
dc.type.thesisbacheloren_US

Archivos

Bloque original
Mostrando 1 - 1 de 1
Miniatura
Nombre:
Javier Oscar Suárez Aday.pdf
Tamaño:
1.63 MB
Formato:
Adobe Portable Document Format
Descargar
Bloque de licencias
Mostrando 1 - 1 de 1
No hay miniatura disponible
Nombre:
license.txt
Tamaño:
3.33 KB
Formato:
Item-specific license agreed upon to submission
Descripción:
Descargar

Colecciones

Tesis de Pregrado - Ingeniería Automática