Simulación de filtro digital FIR mediante dispositivos FPGA

Delmau Ferrera, Eliecer

Publicación:
Simulación de filtro digital FIR mediante dispositivos FPGA

datacite.contributor.contributorName	Orozco Morales, Rubén
datacite.contributor.contributorName	Barrios Rodríguez, Juan Pablo
dc.contributor.author	Delmau Ferrera, Eliecer
dc.date.accessioned	2024-12-03T15:20:11Z
dc.date.available	2024-12-03T15:20:11Z
dc.date.issued	2022
dc.description.abstract	Debido a la implementación del nuevo Plan E en las universidades cubanas han surgido nuevas asignaturas, en el caso de la carrera de Ingeniería Automática aparece Instrumentación Electrónica, dentro de la cual se aplica el Procesamiento Digital de Señales (DSP) en diferentes campos. Esta investigación se centra en la aplicación de algoritmos básicos de DSP, que pueden ser implementados sobre dispositivos lógicos programables FPGA (Field Programmable Gate Arrays), y en particular, los filtros de respuesta finita al impulso (FIR). Para ello se brinda un compendio de informaciones sobre elementos vinculados al DSP y sistemas de DSP, permitiendo así la implementación final de un algoritmo (filtro digital) configurable desde el propio ordenador con aplicaciones típicas de DSP, así como del algoritmo programado mediante las herramientas virtuales de software. En todos los diseños se integra la estrategia de trabajo con las herramientas ISE Xilinx, Matlab/Simulink y Xilinx System Generator, que permite familiarizar a los estudiantes con las técnicas y métodos de diseño de alto nivel de descripción actuales mostrándose los resultados en simulaciones de software aplicables y funcionales.
dc.identifier.uri	https://dspace.uclv.edu.cu/handle/123456789/18063
dc.language.iso	es
dc.publisher	Universidad Central “Marta Abreu” de Las Villas
dc.rights	http://purl.org/coar/access_right/c_abf2
dc.subject	Procesamiento digital de señales
dc.subject	FPGA
dc.subject	Filtro digital
dc.subject	ISE Xilinx
dc.subject	Matlab/Simulink
dc.subject	Xilinx
dc.title	Simulación de filtro digital FIR mediante dispositivos FPGA
dc.type	bachelor thesis
dspace.entity.type	Publication
oaire.license.condition	http://creativecommons.org/licenses/by-nd/4.0/
oaire.version	http://purl.org/coar/version/c_b1a7d7d4d402bcce
person.familyName	Delmau Ferrera
person.givenName	Eliecer
relation.isAuthorOfPublication	faa631a0-7248-419c-bf2c-5b888af684a4
relation.isAuthorOfPublication.latestForDiscovery	faa631a0-7248-419c-bf2c-5b888af684a4
relation.isContributorOfPublication	f8d973b2-565f-4658-8258-f5756bba95ae
relation.isContributorOfPublication.latestForDiscovery	f8d973b2-565f-4658-8258-f5756bba95ae