Análisis de modelos del sistema criptográfico AES para hardware lógico programable

Vista sencilla de ítem
dc.contributor.advisorOrozco Crespo, Erisbel
dc.contributor.authorDomínguez Saura, Alejandro
dc.coverage.spatial1016432en_US
dc.date.accessioned2016-02-08T20:11:13Z
dc.date.available2016-02-08T20:11:13Z
dc.date.issued2015-06-21
dc.description.abstractEl presente trabajo de diploma aborda el tema del estándar criptográfico AES y su implementación en hardware lógico programable. Inicialmente, el informe describe las características del estándar mediante el análisis de las funciones por las que está compuesto.Como parte del marco teórico se revisaron documentos disponibles en Internet con el tema de implementar este algoritmo sobre dispositivos del tipo FPGA. Se seleccionaros tres proyectos de los presentes en el sitio Opencores.org, con el objetivo de recrear cada uno y completar del flujo de diseño con la utilización de la herramienta Xilinx ISE. Fueron escogidos estos tres proyectos porque a pesar de que abordan la misma temática lo hacen desde perspectivas diferentes, lo que constató las posibilidades de este sistema criptográfico a la hora de instanciarlo en hardware. Los datos arrojados por la simulación brindan información de cuán rápido puede llegar a ser este sistema criptográfico cundo se implementa sobre FPGA, aunque los tiempos depende del tipo de FPGA y de la programación de AES. Los datos obtenidos fueron verificados utilizando la herramienta Rijndael-Inspector-v1.1; las tres variantes funcionaron apropiadamente. El trabajo de diploma sienta las bases para futuros trabajos que puedan utilizar AES en kits de desarrollo de Xilinx.en_US
dc.description.sponsorshipFacultad de Ingeniería Eléctrica. Departamento de Electrónica y Telecomunicacionesen_US
dc.description.statusnon-publisheden_US
dc.identifier.urihttps://dspace.uclv.edu.cu/handle/123456789/4597
dc.language.isoesen_US
dc.publisherUniversidad Central "Marta Abreu" de Las Villasen_US
dc.rightsEste documento es Propiedad Patrimonial de la Universidad Central "Marta Abreu" de Las Villas. El autor o autores conservan los derechos morales que como tal le son reconocidos por la Legislación vigente sobre Derecho de Autor. Los distintos Usuarios podrán copiar, distribuir, comunicar públicamente la obra y hacer obras derivadas; bajo las condiciones siguientes: 1. Reconocer y citar al autor original 2. No utilizar la obra con fines comerciales 3. No realizar modificación alguna a la obra 4. Compartir aquellos productos resultado del uso de la obra bajo la misma licencia de esta Los Usuarios pueden reutilizar los metadatos en cualquier medio sin autorización previa, siempre que los propósitos de su utilización sean sin ánimo de lucro y se provea el Identificador OAI, un enlace al registro de metadatos original, o se haga referencia al repositorio de donde han sido extraídos.en_US
dc.subjectSistema Criptográfico AESen_US
dc.subjectHardware Lógico Programableen_US
dc.subjectSimulaciónen_US
dc.titleAnálisis de modelos del sistema criptográfico AES para hardware lógico programableen_US
dc.typeThesisen_US
dc.type.thesisbacheloren_US

Archivos

Bloque original
Mostrando 1 - 1 de 1
Miniatura
Nombre:
Alejandro Domínguez Saura.pdf
Tamaño:
1.32 MB
Formato:
Adobe Portable Document Format
Descargar
Bloque de licencias
Mostrando 1 - 1 de 1
No hay miniatura disponible
Nombre:
license.txt
Tamaño:
3.33 KB
Formato:
Item-specific license agreed upon to submission
Descripción:
Descargar

Colecciones

Tesis de Pregrado - Ingeniería en Telecomunicaciones