Metodología para el diseño de aplicaciones de media complejidad en FPGAs de Xilinx
| dc.contributor.advisor | Morales Arbolaez, Darién | |
| dc.contributor.author | Arias Zamora, Rafael Orestes | |
| dc.coverage.spatial | 1016432 | en_US |
| dc.date.accessioned | 2016-03-16T14:11:06Z | |
| dc.date.available | 2016-03-16T14:11:06Z | |
| dc.date.issued | 2010-06-24 | |
| dc.description.abstract | En esta investigación se expone una metodología o algoritmo de trabajo para realizar aplicaciones de media complejidad con FPGAs de la firma XILINX. Con este fin se realizó un análisis de la arquitectura y estructura interna de las FPGAs, específicamente de los Spartan3E; se caracterizó el papel de los lenguajes de descripción de hardware (HDLs) en dicho proceso de diseño, se describe el flujo de trabajo con el paquete informático ISE Xilinx y de otras herramientas de software usadas en el diseño con FPGAs. Se estudian las posibilidades del kit Nexys2, por ser esta la tarjeta empleada para implementar los ejemplos realizados y comprobar su comportamiento y desempeño; así como los dispositivos e interfaces asociadas a la misma. Esta metodología se validó a través de ejemplos que se implementaron en el kit Nexys2 y demostraron que, para el diseño de aplicaciones de media complejidad o pedagógicas, pueden utilizarse las herramientas del paquete informático ISE Xilinx para todos los pasos del flujo de diseño. | en_US |
| dc.description.sponsorship | Facultad de Ingeniería Eléctrica. Departamento de Electrónica y Telecomunicaciones | en_US |
| dc.description.status | non-published | en_US |
| dc.identifier.uri | https://dspace.uclv.edu.cu/handle/123456789/5055 | |
| dc.language.iso | es | en_US |
| dc.publisher | Universidad Central "Marta Abreu" de Las Villas | en_US |
| dc.rights | Este documento es Propiedad Patrimonial de la Universidad Central “Marta Abreu” de Las Villas.Los usuarios podrán hacer uso de esta obra bajo la siguiente licencia: CreativeCommons: Atribución-No Comercial-Compartir Igual 4.0 License | en_US |
| dc.subject | FPGAs de Xilinx | en_US |
| dc.subject | Contador BCD | en_US |
| dc.subject | Diseño | en_US |
| dc.title | Metodología para el diseño de aplicaciones de media complejidad en FPGAs de Xilinx | en_US |
| dc.type | Thesis | en_US |
| dc.type.thesis | bachelor | en_US |