Ejercicios para el desarrollo de clases de laboratorio de lógica combinatoria con Xilinx ISE y VHDL
Fecha
2016-06-20
Autores
Moya Leblanch, Vladimir
Título de la revista
ISSN de la revista
Título del volumen
Editor
Universidad Central "Marta Abreu" de Las Villas. Facultad de Ingeniería Eléctrica. Departamento de Electrónica y Telecomunicaciones
Resumen
En el presente trabajo se aborda la realización de cuatro ejercicios integrales para la enseñanza de la modelación y simulación de circuitos digitales con VHDL. El entorno de desarrollo elegido fue el Xilinx por el hecho de que se cuenta con al menos una tarjeta de desarrollo basada en el chip Spartan 3E de esta fabricante. Como se trata de un chip que no es de la serie 7 de ultra alta escala de integración y que se ejecutará el diseño de aplicaciones con propósito de instrucción, el software más apropiado es ISE WebPACK. Se analizó para ello las variantes de flujo de diseño y simulación. Se realizó un ensayo para elegir una solución óptima de configuración de los puestos de trabajo. Se analizó la opción de emplear ModelSim PE Student Editio, pero esta no resultó práctica. Por último de documentó el diseño de 4 ejercicios de laboratorio y varias tareas evaluativas que, sin dudas serán usados en la docencia.
Descripción
Palabras clave
Lógica Combinatoria, Simulación de Circuitos Digitales, Clases de Laboratorio