Ejercicios para el desarrollo de clases de laboratorio de lógica combinatoria con Xilinx ISE y VHDL

Vista sencilla de ítem
dc.contributor.advisorOrozco Crespo, Erisbel
dc.contributor.authorMoya Leblanch, Vladimir
dc.coverage.spatial1016432en_US
dc.date.accessioned2016-10-13T19:17:51Z
dc.date.available2016-10-13T19:17:51Z
dc.date.issued2016-06-20
dc.description.abstractEn el presente trabajo se aborda la realización de cuatro ejercicios integrales para la enseñanza de la modelación y simulación de circuitos digitales con VHDL. El entorno de desarrollo elegido fue el Xilinx por el hecho de que se cuenta con al menos una tarjeta de desarrollo basada en el chip Spartan 3E de esta fabricante. Como se trata de un chip que no es de la serie 7 de ultra alta escala de integración y que se ejecutará el diseño de aplicaciones con propósito de instrucción, el software más apropiado es ISE WebPACK. Se analizó para ello las variantes de flujo de diseño y simulación. Se realizó un ensayo para elegir una solución óptima de configuración de los puestos de trabajo. Se analizó la opción de emplear ModelSim PE Student Editio, pero esta no resultó práctica. Por último de documentó el diseño de 4 ejercicios de laboratorio y varias tareas evaluativas que, sin dudas serán usados en la docencia.en_US
dc.description.statusnon-publisheden_US
dc.identifier.urihttps://dspace.uclv.edu.cu/handle/123456789/6555
dc.language.isoesen_US
dc.publisherUniversidad Central "Marta Abreu" de Las Villas. Facultad de Ingeniería Eléctrica. Departamento de Electrónica y Telecomunicacionesen_US
dc.rightsEste documento es Propiedad Patrimonial de la Universidad Central “Marta Abreu” de Las Villas.Los usuarios podrán hacer uso de esta obra bajo la siguiente licencia: CreativeCommons: Atribución-No Comercial-Compartir Igual 4.0 Licenseen_US
dc.subjectLógica Combinatoriaen_US
dc.subjectSimulación de Circuitos Digitalesen_US
dc.subjectClases de Laboratorioen_US
dc.titleEjercicios para el desarrollo de clases de laboratorio de lógica combinatoria con Xilinx ISE y VHDLen_US
dc.typeThesisen_US
dc.type.thesisbacheloren_US

Archivos

Bloque original
Mostrando 1 - 1 de 1
Miniatura
Nombre:
Vladimir Moya Leblanch..pdf
Tamaño:
2.47 MB
Formato:
Adobe Portable Document Format
Descargar
Bloque de licencias
Mostrando 1 - 1 de 1
No hay miniatura disponible
Nombre:
license.txt
Tamaño:
3.33 KB
Formato:
Item-specific license agreed upon to submission
Descripción:
Descargar

Colecciones

Tesis de Pregrado - Ingeniería en Telecomunicaciones